|
有很多PCB設(shè)計(jì)愛好者，都非常的喜歡自己去設(shè)計(jì)PCB電路板，今天就來和大家分享一下PCB電路板布局布線基本規(guī)則有哪些,，具體如下： PCB線路板板布局布線基本規(guī)則 一,、元件布局基本規(guī)則 1. 按電路模塊進(jìn)行布局，實(shí)現(xiàn)同一功能的相關(guān)電路稱為一個(gè)模塊,，電路模塊中的元件應(yīng)采用就近集中原則,，同時(shí)數(shù)字電路和模擬電路分開； 2.定位孔,、標(biāo)準(zhǔn)孔等非安裝孔周圍1.27mm 內(nèi)不得貼裝元,、器件，螺釘?shù)劝惭b孔周圍3.5mm（對(duì)于M2.5）,、4mm（對(duì)于M3）內(nèi)不得貼裝元器件,； 3. 臥裝電阻、電感（插件）,、電解電容等元件的下方避免布過孔,，以免波峰焊后過孔與元件殼體短路； 4. 元器件的外側(cè)距板邊的距離為5mm,； 5. 貼裝元件焊盤的外側(cè)與相鄰插裝元件的外側(cè)距離大于2mm,； 6. 金屬殼體元器件和金屬件（屏蔽盒等）不能與其它元器件相碰，不能緊貼印制線,、焊盤,，其間距應(yīng)大于2mm。定位孔,、緊固件安裝孔,、橢圓孔及板中其它方孔外側(cè)距板邊的尺寸大于3mm； 7. 發(fā)熱元件不能緊鄰導(dǎo)線和熱敏元件；高熱器件要均衡分布,； 8. 電源插座要盡量布置在印制板的四周,，電源插座與其相連的匯流條接線端應(yīng)布置在同側(cè)。特別應(yīng)注意不要把電源插座及其它焊接連接器布置在連接器之間,，以利于這些插座,、連接器的焊接及電源線纜設(shè)計(jì)和扎線。電源插座及焊接連接器的布置間距應(yīng)考慮方便電源插頭的插拔,； 9. 其它元器件的布置： 所有IC元件單邊對(duì)齊,，有極性元件極性標(biāo)示明確，同一印制板上極性標(biāo)示不得多于兩個(gè)方向,，出現(xiàn)兩個(gè)方向時(shí),，兩個(gè)方向互相垂直； 10,、板面布線應(yīng)疏密得當(dāng),，當(dāng)疏密差別太大時(shí)應(yīng)以網(wǎng)狀銅箔填充，網(wǎng)格大于8mil(或0.2mm),； 11,、貼片焊盤上不能有通孔，以免焊膏流失造成元件虛焊,。重要信號(hào)線不準(zhǔn)從插座腳間穿過,； 12、貼片單邊對(duì)齊,，字符方向一致,，封裝方向一致； 13,、有極性的器件在以同一板上的極性標(biāo)示方向盡量保持一致,。 二、元件布線規(guī)則 1,、畫定布線區(qū)域距PCB板邊≤1mm的區(qū)域內(nèi),，以及安裝孔周圍1mm內(nèi)，禁止布線,； 2,、電源線盡可能的寬，不應(yīng)低于18mil,；信號(hào)線寬不應(yīng)低于12mil,；cpu入出線不應(yīng)低于10mil（或8mil）；線間距不低于10mil,； 3,、正常過孔不低于30mil； 4、 雙列直插：焊盤60mil,，孔徑40mil,； 1/4W電阻： 51*55mil（0805表貼）；直插時(shí)焊盤62mil,，孔徑42mil,； 無極電容： 51*55mil（0805表貼）；直插時(shí)焊盤50mil,，孔徑28mil,； 5、 注意電源線與地線應(yīng)盡可能呈放射狀,，以及信號(hào)線不能出現(xiàn)回環(huán)走線,。 在研制帶處理器的電子產(chǎn)品時(shí)，如何提高抗干擾能力和電磁兼容性,？ 1,、下面的一些系統(tǒng)要特別注意抗電磁干擾： (1) 微控制器時(shí)鐘頻率特別高，總線周期特別快的系統(tǒng),。 (2) 系統(tǒng)含有大功率,，大電流驅(qū)動(dòng)電路,，如產(chǎn)生火花的繼電器,，大電流開關(guān)等。 (3) 含微弱模擬信號(hào)電路以及高精度A/D變換電路的系統(tǒng),。 2,、為增加系統(tǒng)的抗電磁干擾能力采取如下措施： (1) 選用頻率低的微控制器： 選用外時(shí)鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波,，方波中的高頻成份比正弦波多得多,。雖然方波的高頻成份的波的幅度，比基波小,，但頻率越高越容易發(fā)射出成為噪聲源,，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時(shí)鐘頻率的3倍。 (2) 減小信號(hào)傳輸中的畸變 微控制器主要采用高速CMOS技術(shù)制造,。信號(hào)輸入端靜態(tài)輸入電流在1mA左右,，輸入電容10PF左右，輸入阻抗相當(dāng)高,，高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力,，即相當(dāng)大的輸出值,，將一個(gè)門的輸出端通過一段很長(zhǎng)線引到輸入阻抗相當(dāng)高的輸入端，反射問題就很嚴(yán)重,，它會(huì)引起信號(hào)畸變，增加系統(tǒng)噪聲。當(dāng)Tpd＞Tr時(shí),，就成了一個(gè)傳輸線問題,，必須考慮信號(hào)反射，阻抗匹配等問題,。 信號(hào)在印制板上的延遲時(shí)間與引線的特性阻抗有關(guān),，即與印制線路板材料的介電常數(shù)有關(guān)�,？梢源致缘卣J(rèn)為,，信號(hào)在印制板引線的傳輸速度，約為光速的1/3到1/2之間,。微控制器構(gòu)成的系統(tǒng)中常用邏輯電話元件的Tr（標(biāo)準(zhǔn)延遲時(shí)間）為3到18ns之間,。 在印制線路板上，信號(hào)通過一個(gè)7W的電阻和一段25cm長(zhǎng)的引線,，線上延遲時(shí)間大致在4~20ns之間,。也就是說，信號(hào)在印刷線路上的引線越短越好,，最長(zhǎng)不宜超過25cm,。而且過孔數(shù)目也應(yīng)盡量少，最好不多于2個(gè),。 當(dāng)信號(hào)的上升時(shí)間快于信號(hào)延遲時(shí)間,，就要按照快電子學(xué)處理。此時(shí)要考慮傳輸線的阻抗匹配,，對(duì)于一塊印刷線路板上的集成塊之間的信號(hào)傳輸,，要避免出現(xiàn)Td＞Trd的情況，印刷線路板越大系統(tǒng)的速度就越不能太快,。 用以下結(jié)論歸納印刷線路板設(shè)計(jì)的一個(gè)規(guī)則： 信號(hào)在印刷板上傳輸,，其延遲時(shí)間不應(yīng)大于所用器件的標(biāo)稱延遲時(shí)間。 (3) 減小信號(hào)線間的交*干擾： A點(diǎn)一個(gè)上升時(shí)間為Tr的階躍信號(hào)通過引線AB傳向B端,。信號(hào)在AB線上的延遲時(shí)間是Td,。在D點(diǎn)，由于A點(diǎn)信號(hào)的向前傳輸,，到達(dá)B點(diǎn)后的信號(hào)反射和AB線的延遲,，Td時(shí)間以后會(huì)感應(yīng)出一個(gè)寬度為Tr的頁脈沖信號(hào)。在C點(diǎn),，由于AB上信號(hào)的傳輸與反射,，會(huì)感應(yīng)出一個(gè)寬度為信號(hào)在AB線上的延遲時(shí)間的兩倍，即2Td的正脈沖信號(hào),。這就是信號(hào)間的交*干擾,。干擾信號(hào)的強(qiáng)度與C點(diǎn)信號(hào)的di/at有關(guān),，與線間距離有關(guān)。當(dāng)兩信號(hào)線不是很長(zhǎng)時(shí),，AB上看到的實(shí)際是兩個(gè)脈沖的迭加,。 CMOS工藝制造的微控制由輸入阻抗高，噪聲高,，噪聲容限也很高,，數(shù)字電路是迭加100~200mv噪聲并不影響其工作。若圖中AB線是一模擬信號(hào),，這種干擾就變?yōu)椴荒苋萑�,。如印刷線路板為四層板，其中有一層是大面積的地,，或雙面板,，信號(hào)線的反面是大面積的地時(shí)，這種信號(hào)間的交*干擾就會(huì)變小,。原因是,，大面積的地減小了信號(hào)線的特性阻抗，信號(hào)在D端的反射大為減小,。特性阻抗與信號(hào)線到地間的介質(zhì)的介電常數(shù)的平方成反比,，與介質(zhì)厚度的自然對(duì)數(shù)成正比。若AB線為一模擬信號(hào),，要避免數(shù)字電路信號(hào)線CD對(duì)AB的干擾,，AB線下方要有大面積的地，AB線到CD線的距離要大于AB線與地距離的2~3倍,�,？捎镁植科帘蔚�,，在有引結(jié)的一面引線左右兩側(cè)布以地線,。 (4) 減小來自電源的噪聲 電源在向系統(tǒng)提供能源的同時(shí)，也將其噪聲加到所供電的電源上,。電路中微控制器的復(fù)位線,，中斷線，以及其它一些控制線最容易受外界噪聲的干擾,。電網(wǎng)上的強(qiáng)干擾通過電源進(jìn)入電路,，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲,。模擬電路中的模擬信號(hào)更經(jīng)受不住來自電源的干擾,。 (5) 注意印刷線板與元器件的高頻特性 在高頻情況下，印刷線路板上的引線,，過孔,，電阻,、電容、接插件的分布電感與電容等不可忽略,。電容的分布電感不可忽略,，電感的分布電容不可忽略。電阻產(chǎn)生對(duì)高頻信號(hào)的反射,，引線的分布電容會(huì)起作用,，當(dāng)長(zhǎng)度大于噪聲頻率相應(yīng)波長(zhǎng)的1/20時(shí)，就產(chǎn)生天線效應(yīng),，噪聲通過引線向外發(fā)射,。 印刷線路板的過孔大約引起0.6pf的電容。 一個(gè)集成電路本身的封裝材料引入2~6pf電容,。 一個(gè)線路板上的接插件,，有520nH的分布電感。一個(gè)雙列直扦的24引腳集成電路扦座,，引入4~18nH的分布電感,。 這些小的分布參數(shù)對(duì)于這行較低頻率下的微控制器系統(tǒng)中是可以忽略不計(jì)的；而對(duì)于高速系統(tǒng)必須予以特別注意,。 (6) 元件布置要合理分區(qū) 元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題,，原則之一是各部件之間的引線要盡量短。在布局上,，要把模擬信號(hào)部分,，高速數(shù)字電路部分，噪聲源部分（如繼電器,，大電流開關(guān)等）這三部分合理地分開,，使相互間的信號(hào)耦合為最小。 處理好接地線 印刷電路板上,，電源線和地線最重要,。克服電磁干擾,，最主要的手段就是接地,。 對(duì)于雙面板，地線布置特別講究,，通過采用單點(diǎn)接地法,，電源和地是從電源的兩端接到印刷線路板上來的，電源一個(gè)接點(diǎn),，地一個(gè)接點(diǎn),。印刷線路板上，要有多個(gè)返回地線,，這些都會(huì)聚到回電源的那個(gè)接點(diǎn)上,，就是所謂單點(diǎn)接地,。所謂模擬地、數(shù)字地,、大功率器件地開分,，是指布線分開，而最后都匯集到這個(gè)接地點(diǎn)上來,。與印刷線路板以外的信號(hào)相連時(shí),，通常采用屏蔽電纜。對(duì)于高頻和數(shù)字信號(hào),，屏蔽電纜兩端都接地,。低頻模擬信號(hào)用的屏蔽電纜，一端接地為好,。 對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路應(yīng)該用金屬罩屏蔽起來,。 (7) 用好去耦電容。 好的高頻去耦電容可以去除高到1GHZ的高頻成份,。陶瓷片電容或多層陶瓷電容的高頻特性較好,。設(shè)計(jì)印刷線路板時(shí)，每個(gè)集成電路的電源,，地之間都要加一個(gè)去耦電容,。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能,；另一方面旁路掉該器件的高頻噪聲,。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右,，也就是說對(duì)于10MHz以下的噪聲有較好的去耦作用,，對(duì)40MHz以上的噪聲幾乎不起作用。 1uf,，10uf電容,，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些,。在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的,，即使是用電池供電的系統(tǒng)也需要這種電容。 每10片左右的集成電路要加一片充放電電容,，或稱為蓄放電容，電容大小可選10uf,。最好不用電解電容,，電解電容是兩層溥膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感,，最好使用膽電容或聚碳酸醞電容,。 去耦電容值的選取并不嚴(yán)格,，可按C=1/f計(jì)算；即10MHz取0.1uf,，對(duì)微控制器構(gòu)成的系統(tǒng),，取0.1~0.01uf之間都可以。 3,、降低噪聲與電磁干擾的一些經(jīng)驗(yàn),。 (1)、能用低速芯片就不用高速的,，高速芯片用在關(guān)鍵地方,。 (2)、可用串一個(gè)電阻的辦法,，降低控制電路上下沿跳變速率,。 (3)、盡量為繼電器等提供某種形式的阻尼,。 (4),、使用滿足系統(tǒng)要求的最低頻率時(shí)鐘。 (5),、時(shí)鐘產(chǎn)生器盡量*近到用該時(shí)鐘的器件,。石英晶體振蕩器外殼要接地。 (6),、用地線將時(shí)鐘區(qū)圈起來,，時(shí)鐘線盡量短。 (7),、I/O驅(qū)動(dòng)電路盡量*近印刷板邊,，讓其盡快離開印刷板。對(duì)進(jìn)入印制板的信號(hào)要加濾波,，從高噪聲區(qū)來的信號(hào)也要加濾波,，同時(shí)用串終端電阻的辦法，減小信號(hào)反射,。 (8),、MCD無用端要接高，或接地,，或定義成輸出端,，集成電路上該接電源地的端都要接，不要懸空,。 (9),、閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地,，負(fù)輸入端接輸出端,。(10) 印制板盡量使用45折線而不用90折線布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合,。 (11)、印制板按頻率和電流開關(guān)特性分區(qū),，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些,。 (12)、單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地,、電源線,、地線盡量粗，經(jīng)濟(jì)是能承受的話用多層板以減小電源,，地的容生電感,。 (13)、時(shí)鐘,、總線,、片選信號(hào)要遠(yuǎn)離I/O線和接插件。 (14),、模擬電壓輸入線,、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘,。 (15),、對(duì)A/D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交*,。 (16),、時(shí)鐘線垂直于I/O線比平行I/O線干擾小，時(shí)鐘元件引腳遠(yuǎn)離I/O電纜,。 (17),、元件引腳盡量短，去耦電容引腳盡量短,。 (18),、關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地,。高速線要短要直,。 (19)、對(duì)噪聲敏感的線不要與大電流,，高速開關(guān)線平行,。 (20)、石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線,。 (21),、弱信號(hào)電路，低頻電路周圍不要形成電流環(huán)路,。 (22),、任何信號(hào)都不要形成環(huán)路，如不可避免,，讓環(huán)路區(qū)盡量小,。 (23)、每個(gè)集成電路一個(gè)去耦電容,。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容,。 (24)、用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容,。使用管狀電容時(shí),，外殼要接地。
* ]7 ^/ V k! W, q$ r | 
發(fā)表于 2017-10-20 18:27:18
QQ好友和群
收藏
淘帖
問題專業(yè)，描述清楚
伸手黨/灌水/看不懂
樓主