電路設(shè)計(jì)自動(dòng)化 EDA（Electronic Design Automation）指的就是將電路設(shè)計(jì)中各種工作交由計(jì)算機(jī)來協(xié)助完成。如電路原理圖（Schematic）的繪制,、印刷電路板（PCB）文件的制作,、執(zhí)行電路仿真（Simulation）等設(shè)計(jì)工作,。隨著電子科技的蓬勃發(fā)展,，新型元器件層出不窮,，電子線路變得越來越復(fù)雜,，電路的設(shè)計(jì)工作已經(jīng)無法單純依靠手工來完成,，電子線路計(jì)算機(jī)輔助設(shè)計(jì)已經(jīng)成為必然趨勢(shì)，越來越多的設(shè)計(jì)人員使用快捷,、高效的CAD設(shè)計(jì)軟件來進(jìn)行輔助電路原理圖,、印制電路板圖的設(shè)計(jì)，打印各種報(bào)表,。
6 e5 a$ ?+ ]# m+ R! Z9 MAltium Designer 是原Protel軟件開發(fā)商Altium公司推出的一體化的電子產(chǎn)品開發(fā)系統(tǒng),，主要運(yùn)行在Windows操作系統(tǒng)。這套軟件通過把原理圖設(shè)計(jì),、電路仿真,、PCB繪制編輯、拓?fù)溥壿嬜詣?dòng)布線,、信號(hào)完整性分析和設(shè)計(jì)輸出等技術(shù)的完美融合,，為設(shè)計(jì)者提供了全新的設(shè)計(jì)解決方案，使設(shè)計(jì)者可以輕松進(jìn)行設(shè)計(jì),，熟練使用這一軟件必將使電路設(shè)計(jì)的質(zhì)量和效率大大提高,。
1 h3 ?, t4 {6 ]Altium Designer 除了全面繼承包括Protel 99SE、Protel DXP在內(nèi)的先前一系列版本的功能和優(yōu)點(diǎn)外,，還增加了許多改進(jìn)和很多高端功能,。該平臺(tái)拓寬了板級(jí)設(shè)計(jì)的傳統(tǒng)界面，全面集成了FPGA設(shè)計(jì)功能和SOPC設(shè)計(jì)實(shí)現(xiàn)功能,，從而允許工程設(shè)計(jì)人員能將系統(tǒng)設(shè)計(jì)中的FPGA與PCB設(shè)計(jì)及嵌入式設(shè)計(jì)集成在一起,。
6 \& b/ L; S9 W6 S' U" R) |0 X+ n& B6 C6 p" x# A- b' U. k$ y
17新增功能包括：7 \/ o& g4 S3 Z8 V! j
ACTIVEROUTE 在PCB設(shè)計(jì)階段，我們將大量的時(shí)間精力耗費(fèi)在了PCB布線這個(gè)環(huán)節(jié),，成千上萬個(gè)網(wǎng)絡(luò),，不斷的打孔換層修線繞線,，有時(shí)還得將之前布好的線刪除重走，真心是一個(gè)累字,。阿爾法狗下圍棋都能戰(zhàn)勝人類了,，那在pcb布線這一塊，能不能也實(shí)現(xiàn)人工智能來實(shí)現(xiàn)自動(dòng)布線呢,？很可惜,，目前還沒有，不過EDA廠商們正在不斷努力完善軟件的自動(dòng)布線功能,，Altium Designer 17 帶來的新的ActiveRoute功能能極大地將我們從繁重的拉線活中解放出來,。 ActiveRoute 是一種交互式自動(dòng)布線技術(shù)，可以進(jìn)行高速,、多網(wǎng)絡(luò),、多層的網(wǎng)絡(luò)自動(dòng)布線功能。ActiveRoute 允許我們交互式的針對(duì)一組網(wǎng)絡(luò)進(jìn)行自動(dòng)布線,，在滿足設(shè)計(jì)規(guī)則的條件下,，通過設(shè)計(jì)師的一些簡單的控制，就能將一組關(guān)聯(lián)的網(wǎng)絡(luò)走線快速并且高質(zhì)量的布通,，最大化的釋放我們的勞動(dòng)力,。 以前我們覺得自動(dòng)布線功能是雞肋，只能在一些非關(guān)鍵的簡單的網(wǎng)絡(luò)上應(yīng)用,，并且最終自動(dòng)布線完成后,，還要人工去修線，現(xiàn)在,，ActiveRoute 的新功能足以讓人們改變這種看法,。
AD17.gif (2.49 MB, 下載次數(shù): 104)
下載附件
2016-12-4 17:03 上傳
% l4 p* n' K( Z- t3 U9 X3 S
背鉆孔 通過對(duì)鉆孔的完全控制，減少高速設(shè)計(jì)時(shí)對(duì)信號(hào)完整性的干擾 跟蹤修線 運(yùn)用布線路徑自動(dòng)對(duì)準(zhǔn)功能,，輕松優(yōu)化PCB網(wǎng)絡(luò)的長度和質(zhì)量
- h* r1 A% Y$ t$ v5 J! C7 E; k 通過原理圖設(shè)計(jì)和PCB布線之間的網(wǎng)絡(luò)顏色同步,，確保文檔的準(zhǔn)確性和可視性。通過可控的ECO指令,，即時(shí)同步網(wǎng)絡(luò)顏色到PCB布線中,。6 E# d6 j8 W' Y
TECHNOLOGY- AWARE XSIGNALS 向?qū)?font class="jammer">4 ]+ C+ \ o2 f* ~$ e
利用先進(jìn)的xSignals向?qū)Вp松準(zhǔn)確地設(shè)計(jì)高速電路板,。為DDR3自動(dòng)創(chuàng)建xSignals分類并匹配長度規(guī)則,。3 ~1 J3 s' Q+ M O. V$ Y( W
元件布局系統(tǒng)! c% i3 h n- j% a" s9 }* W3 s/ f( ]! L
應(yīng)用新的元件布局系統(tǒng)，高效應(yīng)對(duì)板卡設(shè)計(jì),。在板卡設(shè)計(jì)時(shí),，可以動(dòng)態(tài)放置和拖拽元件，并進(jìn)行推擠、避讓或與其它元件對(duì)齊,。5 ], M4 f2 g y* H% d, I
可視化間距邊界. Y0 J* z ?, d% f$ J/ x
通過可視化間距邊界功能,，可以實(shí)時(shí)清晰地查看布線策略的影響。在走線時(shí)可以看到走線和元件之間的距離間隙,，輕松應(yīng)對(duì)高密板,。
% [# R; J# h) D 3D STEP模型生成向?qū)?br />
( e7 {0 i* R7 p! P3 I2 u 使用3D STEP模型生成向?qū)лp松生成最真實(shí)、準(zhǔn)確和數(shù)據(jù)豐富的3D模型,。將您的實(shí)體電路板精確體現(xiàn)在實(shí)時(shí)原生3D PCB上,。
/ T# Y+ L3 |+ b4 d, j4 j/ `9 _ 增強(qiáng)的引腳長度定義
3 @# u' g; d6 g" @9 f8 f. ] 使用在元器件引腳屬性中增強(qiáng)的引腳長度定義來精準(zhǔn)高效地進(jìn)行高速設(shè)計(jì)布線。增強(qiáng)的引腳長度計(jì)算功能包括了芯片內(nèi)部連接導(dǎo)線的長度,，無需進(jìn)行耗時(shí)的手動(dòng)計(jì)算,。
8 u( _" l7 T( j5 G* F; f PADS LOGIC 導(dǎo)出器% @0 G, Z& a V% P$ c1 I4 N, T* {' \
應(yīng)用 PADS? Logic導(dǎo)出器，將設(shè)計(jì)數(shù)據(jù)從Altium Designer導(dǎo)出到PADS?,，節(jié)約您的設(shè)計(jì)時(shí)間,。應(yīng)用Altium Designer進(jìn)行高級(jí)版圖設(shè)計(jì)，之后即時(shí)將原理圖和PCB版圖導(dǎo)入到PADS? 中,。- C6 l8 J* r( h* ~! L( g1 J
孔公差定義
) l- U( [0 F. Y7 Y% t6 i+ x h' r 為焊盤和過孔定義特定的公差值,，確保PCB制造的可靠性。指定精確的孔公差,，并將其作為生產(chǎn)數(shù)據(jù)的一部分，確保每次生產(chǎn)時(shí)一次通過,。- E" I: D( |% ]- [6 b
高級(jí)元件搜索
* _' l4 }4 }$ D& O 在Vault瀏覽器中應(yīng)用高級(jí)查找選項(xiàng),，輕松準(zhǔn)確地找到您設(shè)計(jì)中所需的元件。根據(jù)您的特定需求來定制搜索選項(xiàng),，并且可以將搜索項(xiàng)收藏,，以備后用。 V# M5 Q9 \! Y$ Z
離線設(shè)計(jì)系統(tǒng)* D( \% N8 b; H3 |" f
您通過離線設(shè)計(jì)系統(tǒng)向外界分享的網(wǎng)絡(luò)數(shù)據(jù)可以盡在您的掌控中,。輕松使用Altium Designer 為指定應(yīng)用設(shè)定連接,，包括您的偏好分享、許可證服務(wù)器,、元器件供應(yīng)商連接等,。4 E: E! v+ ?* H
集成的TASKING PIN MAPPER
! B6 T7 N" k% }; n7 B 利用集成的TASKING Pin Mapper，隨時(shí)分享PCB與嵌入式軟件項(xiàng)目間的設(shè)計(jì)數(shù)據(jù),。 節(jié)省Altium Designer與TASKING工具之間引腳分配,、處理器芯片標(biāo)識(shí)符和符號(hào)名稱的轉(zhuǎn)換時(shí)間。: f6 v' ]* @/ \2 m5 g; |. c
新型設(shè)計(jì)規(guī)則編輯器! ~) r0 H6 w$ ^: D% ^
應(yīng)用新的設(shè)計(jì)規(guī)則編輯器,，可以輕松創(chuàng)建和管理高級(jí)設(shè)計(jì)規(guī)則,。通過合理的查詢驗(yàn)證接口，準(zhǔn)確理解查詢語句之間的關(guān)系，避免設(shè)計(jì)規(guī)則沖突,。
9 G) ~+ D+ H5 V! j6 k* x' G# F
640.jpg (65.49 KB, 下載次數(shù): 92)
下載附件
2016-12-4 17:04 上傳
. W4 }1 q2 m' {! D, b0 G
# R1 p2 ~! d* L' D+ W8 l; A
http://pan.baidu.com/s/1hr4dsK8 2e2m
% S% k' T: P3 w6 e- X內(nèi)含和諧許可證及安裝教程
1 W# d z. Y# h- S! s
4 D# p* ]+ M- F% ~' U' uhttp://pan.baidu.com/s/1pL2dQ7D g6kk. r# R7 ?" c4 L8 q' n
|
發(fā)表于 2016-12-4 17:04:32
QQ好友和群
收藏
淘帖
問題專業(yè),，描述清楚
伸手黨/灌水/看不懂
