剖析與控計(jì)高速PCB設(shè)計(jì)工具

SZJLCB

很久以來(lái)就想寫(xiě)些高速方面的東西，但想了想,，自己一家之言,，難免觀點(diǎn)片面，以偏概全,，所以寫(xiě)成討論貼的形式,，讓對(duì)高速設(shè)計(jì)都有經(jīng)驗(yàn)的朋友都來(lái)參與討論，把自己的見(jiàn)解都說(shuō)出來(lái),，如此百花爭(zhēng)鳴,，就不會(huì)有失偏頗，而且無(wú)論是對(duì)我還是對(duì)各位網(wǎng)友都是一個(gè)難得的學(xué)習(xí)機(jī)會(huì),。
6 P3 c3 c. m9 G0 Y  t

以前我一直都認(rèn)為不要太注重工具,，應(yīng)該把焦點(diǎn)放在所需要解決的問(wèn)題上，再借助工具來(lái)找到解決問(wèn)題的方法,，但有不少網(wǎng)友卻說(shuō)得某些工具有多神奇,，擁有后就萬(wàn)事無(wú)憂了，這對(duì)初學(xué)高速的朋友實(shí)在是誤導(dǎo),，在論壇里我也見(jiàn)過(guò)自稱用了某高檔工具x年的網(wǎng)友最后發(fā)貼詢問(wèn)傳輸線阻抗的定義,，也有自稱精通某高檔工具拿7xxx元高薪的網(wǎng)友答不出信號(hào)質(zhì)量的基本要求，我只想說(shuō),，如果是為了用某強(qiáng)大功能來(lái)達(dá)到省事,，輕松的目的，那你不過(guò)在偷懶,，當(dāng)然這無(wú)可厚非,，但我認(rèn)為無(wú)論用什么工具都應(yīng)該以更好的設(shè)計(jì)質(zhì)量作為目標(biāo)。
# m5 r# S" |. U2 h

因?yàn)樘�多人都�?tīng)過(guò)別人講過(guò)cadence的allegro和specctraquest有多好,，那么今天就以它作為剖析對(duì)象展開(kāi)討論,，但不是討論軟件的使用方法，而是分析工具在設(shè)計(jì)過(guò)程中的方法和特點(diǎn),，來(lái)了解它在設(shè)計(jì)過(guò)程中控制了什么對(duì)設(shè)計(jì)質(zhì)量有影響因素,，這樣我們就能對(duì)高速電路的設(shè)計(jì)要求有一個(gè)完整的了解，但參與討論的網(wǎng)友需要了解一些信號(hào)完整性的基本定義,，例如信號(hào)反射,，過(guò)沖，非單調(diào)性,，串?dāng)_,，最好能了解它們?cè)趯?shí)際要求中的容限和標(biāo)準(zhǔn).

在國(guó)外高速電路設(shè)計(jì)是需要保證整個(gè)方案的物理實(shí)現(xiàn)，所以高速方面的可行性分析是貫穿整個(gè)設(shè)計(jì)過(guò)程的,，其中包括芯片的選用,，前端原理圖設(shè)計(jì)和驗(yàn)證，后端板級(jí)設(shè)計(jì)和驗(yàn)證,；國(guó)內(nèi)高速設(shè)計(jì)的概念剛起步,，要求比國(guó)外低，重視的程度也低,，大多數(shù)從事這一工作的朋友做的應(yīng)該都是后端板級(jí)設(shè)計(jì),，好一點(diǎn)的就連前端原理圖一起做；所以討論從板級(jí)設(shè)計(jì)開(kāi)始�,，F(xiàn)在不少工具用的設(shè)計(jì)流程都是：

                                   ok?
placement--->pre layout simulation---->route all net--->post layout simulation
   布局         預(yù)布線仿真       |      完成走線         后布線仿真
# t  {& ~" n0 f+ c' E4 ]% }! n+ ?   |                              |no
+ P/ k' p7 {$ n, C+ E   |<-____________________________|

在specctraquest中也是：布局,，仿真，改變布局,，再仿真,，一直到仿真結(jié)果符合要求才開(kāi)始布線。很明顯,，布局很重要,，相對(duì)預(yù)前布線仿真來(lái)說(shuō)，后布線仿真如果是在布線后發(fā)現(xiàn)問(wèn)題的話,，已經(jīng)是遲了,，那么最重要的是預(yù)布線仿真，預(yù)布線仿真決定了布局,，布局里有什么樣的因素,，能影響整塊板的性能？我們可以再回到剛才在specctraquest環(huán)境下的反復(fù)布局和仿真結(jié)果,，不難發(fā)現(xiàn),，芯片離得越近，分析報(bào)告里違反過(guò)沖規(guī)則設(shè)置的就越少,，芯片的距離決定了線長(zhǎng),，這說(shuō)明了過(guò)沖和長(zhǎng)度有關(guān)。多層pcb上有完全平面層相鄰的走線都可以看作是阻抗恒定并受控的傳輸線,，微觀上是由無(wú)數(shù)個(gè)微分電感串聯(lián)和無(wú)數(shù)個(gè)微分電容對(duì)地并聯(lián),，信號(hào)的上升沿可以分解為一個(gè)基波和一列頻率各不相同的諧波，在流經(jīng)這些電感和電容時(shí)由于頻率不同,，每個(gè)諧波的相位移動(dòng)都不一樣,，振幅上有的地方加強(qiáng)有的地方減弱，結(jié)果就形成了信號(hào)上升到電平穩(wěn)定之間這一段震蕩,，這就是過(guò)沖和振鈴,，線長(zhǎng)度加長(zhǎng)意味著串聯(lián)電感和并聯(lián)電容增加，過(guò)沖也會(huì)隨之增強(qiáng),。
* c7 c, L5 [7 ?1 B

過(guò)沖僅僅跟長(zhǎng)度有關(guān)么,？當(dāng)我們有部分網(wǎng)絡(luò)連接了多個(gè)芯片，而且這幾個(gè)芯片由于某些限制只能在一個(gè)較小的區(qū)域里放置,，這樣我們可以發(fā)現(xiàn)改變芯片位置時(shí),，由于芯片基本上都很近了,，網(wǎng)絡(luò)連接長(zhǎng)度基本上變化都不大，但仿真結(jié)果相差卻很大,，出現(xiàn)過(guò)完全合格,，也出現(xiàn)過(guò)大部分負(fù)載在過(guò)沖上違反規(guī)則設(shè)置，這很能說(shuō)明影響過(guò)沖噪聲的不僅僅是長(zhǎng)度,，經(jīng)過(guò)多次嘗試,，可以發(fā)現(xiàn)產(chǎn)生主要影響的是各個(gè)芯片的連接順序，不同的連接順序時(shí)負(fù)載產(chǎn)生的噪聲和對(duì)相鄰負(fù)載的影響都不盡相同,，在我所舉的這個(gè)例子里,，最理想的是單線遠(yuǎn)端分叉的星形連接順序，圖形如下：

                  /負(fù)載                    （注：這只是我的例子里
9 T- s. b8 O) H, L1 i( i. L                 /                              的情況,，如果是特殊
9 x3 y  }: r+ @$ z8 t1 ~驅(qū)動(dòng)引腳--------|----負(fù)載                        的驅(qū)動(dòng)器類型,，例如
% D5 x2 ?/ n" d# G9 H" g                 \                               ECL的，就必須用菊花
8 Y2 U4 [* B- x! ^( o9 j                   \負(fù)載                         鏈?zhǔn)竭B接,，不同情況
8 b6 G$ d# S* M, O+ M" s                                                 要區(qū)別對(duì)待）
" W5 y% }! u! `6 A9 A3 ^+ J
再有的一個(gè)因素就是電源,，對(duì)于電源平面的分割我無(wú)法用工具來(lái)舉出例子，但電源的影響要大于上述兩點(diǎn),，甚至?xí)�決定整塊板的成功與否,。我所理解的影響電源的因素有兩個(gè)，一個(gè)是電源內(nèi)阻,，一個(gè)是電源信號(hào)回流路徑,。電源內(nèi)阻并非普通意義上所指的電阻，我們平時(shí)所見(jiàn)到的導(dǎo)體由于多用在低頻的場(chǎng)合,，所以一般只注意到其電阻效應(yīng),，電感跟電阻差不多，在導(dǎo)體里有無(wú)數(shù)個(gè)微分電感串聯(lián)和并聯(lián),，導(dǎo)體面積增大時(shí)等于并聯(lián)的微分電感增多,，總電感量減少，當(dāng)導(dǎo)體的長(zhǎng)度增大時(shí)等于串聯(lián)的微分電感增多,，總電感量增加,；在低頻率時(shí)電感的效應(yīng)不明顯，頻率逐漸增加時(shí),，電感對(duì)隨頻率變化的電流的阻礙作用也跟著增加,，這樣我們可以想象一下，在芯片急劇動(dòng)作時(shí),，電源瞬間變化的電流差很大,，那么在供電路徑上的電感會(huì)呈現(xiàn)一個(gè)較大的阻抗，勢(shì)必會(huì)耗費(fèi)部分電壓在這上面，這將意味著芯片將得不到足夠的供電電壓,，信號(hào)的擺幅也會(huì)跟著跌低,，這樣信號(hào)擺幅就會(huì)受到電源的調(diào)制而有可能無(wú)法保證一個(gè)有效的脈沖方波，對(duì)電路的危害是自不必言的,，其實(shí)這也就是高速電路里所說(shuō)的地彈,，為了盡量避免地彈，保證每個(gè)芯片的耗電引腳都有濾波電容,，并盡量降低電源內(nèi)阻，具體做法是電源平面盡量保持完整,，達(dá)到電感最小,，電源層和地層相鄰放置，得到更大的對(duì)地電容,，如此可以進(jìn)一步降低電源內(nèi)阻,，抑制和屏蔽電源路徑上的噪聲。

對(duì)于信號(hào)回流路徑,，我想引用網(wǎng)友阿Ming在他的原創(chuàng)《高速PCB設(shè)計(jì)的疊層問(wèn)題》里的敘述更為清楚：“如果我們將PCB的微帶線作為一個(gè)傳輸線模型來(lái)看,，那么地平面也可看作是傳輸線的一部分，這里可用‘回路’的概念來(lái)代替‘地’的概念,，地鋪銅層其實(shí)是信號(hào)線的回流通路,。電源層和地層通過(guò)大量的去耦電容相連，在交流情況下,，電源層和地層可以看成是等價(jià)的,。在低頻和在高頻下的電流回路有什么不同呢？在低頻下,，電流是沿著電阻最小的路徑流回,，而在高頻情況下，電流是沿著電感最小的路徑流回的,，也是阻抗最小的路徑,，表現(xiàn)為回路電流集中分布在信號(hào)走線的正下方。
3 c8 V6 M4 L5 C% C6 s- v( d, C# C

高頻下,，當(dāng)一條導(dǎo)線直接在接地層上布置時(shí),，即使存在更短的回路，回路電流也要直接從始發(fā)信號(hào)路徑下的布線層流回信號(hào)源,，這條路經(jīng)具有最小阻抗,，即電感最小和電容最大。這種靠大電容來(lái)耦合電場(chǎng),，靠小電感耦合抑制磁場(chǎng)來(lái)維持低電抗的方法稱為自屏蔽,。”

到此，我們總結(jié)出3個(gè)與布局相關(guān)的因素以及它們的相關(guān)影響,，圖示如下：

        |———布線長(zhǎng)度——過(guò)沖
        |
) k5 @2 ^# O8 Z) k# ?: @0 `% a& r        |                         |——過(guò)沖
布局----|———布線拓?fù)溥B接順序---|
$ X8 c5 m: c& T2 ]        |                         |——非單調(diào)性
        |
        |                  |——地彈
        |———電源分割——|
/ |% ?6 i, V5 k1 V& ^. t                           |——信號(hào)回流路徑

高速板級(jí)設(shè)計(jì)中布局的一個(gè)基本框架就比較清晰了,，但相關(guān)說(shuō)明和敘述都不太具體，例如過(guò)沖不僅僅和線長(zhǎng)有關(guān),，和芯片的長(zhǎng)線驅(qū)動(dòng)能力和噪聲容限都密切相關(guān),，以及不同的拓?fù)溥B接的影響，這些更進(jìn)一步的細(xì)化的討論將留給網(wǎng)友們來(lái)完善和補(bǔ)充,，歡迎大家都來(lái)參與,。

' O1 y' ^/ |& l) f! m. U' o